技术领域

本发明涉及一种峰值保持电路，特别是涉及一种前端读出电路中的自触发峰值保持电路。

背景技术

文献“AnalogCMOSpeakdetectandholdcircuits.Part1.Analysisoftheclassicalconfiguration,NuclearInstrumentsandMethodsinPhysicsResearchSectionA:Accelerators,Spectrometers,DetectorsandAssociatedEquipment,Vol.484,No.1-3,May2002,pp.533-543”公开了一种峰值保持电路。该峰值保持电路包括一个运算放大器A、一个CMOS晶体管M1和一个电位保持电容Ch。运算放大器A将输入电压Vi与电位保持电容Ch上的输出电压Vo进行比较，运算放大器A的输出电压控制CMOS晶体管M1的闭合。以检测上升沿峰值为例，在输入电压Vi上升阶段，运算放大器A使得CMOS晶体管M1导通对电位保持电容Ch进行充电。当输入电压Vi达到峰值开始下降时，运算放大器A输出电位也发生翻转使得CMOS晶体管M1关断。由于泄放电通路不存在，因此可将输入电压Vi的峰值保存在电位保持电容Ch上并输出。

该类峰值保持电路结构简单，但存在以下缺点：

1、输出峰值电压的精度直接受运放和CMOS开关晶体管影响。运放的实际增益有限并且存在失调电压。同时，由运放和开关晶体管的寄生电容引起的电荷注入能耦合到输出。这些因素都使得输出峰值电压和实际峰值电压存在差别。

2、因为保持电容无对地直接泄放通路，所以每次检测信号峰值前必须将保持电容进行复位。一般多采用晶体管将保持电容连接到地放电，这需要专门的周期性复位信号进行控制。所以要引入数字电路，使得电路结构较为复杂。

发明内容

为了克服现有峰值保持电路输出电压精度低的不足，本发明提供一种前端读出电路中的自触发峰值保持电路。该电路包括电位保持电容Ch、缓冲器、延时电路、比较器和开关。输入电压Vi经延时电路延时，然后将输入电压Vi与延时后的信号进行比较。由于峰值出现在信号发生变化时，故输入电压Vi与延时后的信号之间会出现交点。此时比较器的输出发生翻转从而将开关K断开，将峰值保持在电位保持电容Ch上。该电路可以在内部产生触发信号，在输入电压Vi上升时，输出电压Vo与输入电压Vi相等。当信号到达峰值时，开关K断开。因输出电压Vo对地无通路，可将峰值保持在电位保持电容Ch上，可以提高输出电压的精度。且检测下一次峰值时，输出电压Vo能够被自动复位，重新跟踪输入电压Vi，所以不需要复位。整个电路没有数字电路出现，实现简单。

本发明解决其技术问题所采用的技术方案是：一种前端读出电路中的自触发峰值保持电路，包括电位保持电容Ch，其特点是还包括缓冲器、延时电路、比较器和开关。缓冲器的正输入端接输入电压Vi，缓冲器的负输入端与输出端短接后同时接入比较器的正输入端和延时电路输入端，延时电路输出端接入比较器的负输入端，缓冲器的输出端和比较器的输出端分别与开关K的两个端子相连，开关K的第三端与电位保持电容Ch的一端连接，电位保持电容Ch的另一端接地。输入电压Vi经过缓冲器后与经过延时电路延时后的信号进行比较，峰值出现时，比较器的输出发生翻转将开关K断开，将峰值保持在电位保持电容Ch上。

所述延时电路包括电阻r和电容C。电阻r的一端与比较器的正输入端、缓冲器的负输入端以及缓冲器的输出相连，电阻r的另一端与电容C的一端连接后与比较器的负输入端相连，电容C的另一端接地。

所述开关K包括由晶体管M1、M2组成的传输门和反相器INV。晶体管M1的漏极与晶体管M2的源极连接到缓冲器的输出端，晶体管M1的源极与晶体管M2的漏极连接到电位保持电容Ch的一端。晶体管M1的栅极与比较器的输出端相连，晶体管M2的栅极与反相器INV的输出相连。反相器INV的输入端与比较器的输出端相连。

用于检测输入信号波谷处电压时，将比较器的正相输入电压改为延时后电压，或者将传输门的控制信号进行反相。

本发明的有益效果是：由于该电路包括电位保持电容Ch、缓冲器、延时电路、比较器和开关。输入电压Vi经延时电路延时，然后将输入电压Vi与延时后的信号进行比较。由于峰值出现在信号发生变化时，故输入电压Vi与延时后的信号之间会出现交点。此时比较器的输出发生翻转从而将开关K断开，将峰值保持在电位保持电容Ch上。该电路可以在内部产生触发信号，在输入电压Vi上升时，输出电压Vo与输入电压Vi相等。当信号到达峰值时，开关K断开。因输出电压Vo对地无通路，可将峰值保持在电位保持电容Ch上，提高了输出电压的精度。且检测下一次峰值时，输出电压Vo能够被自动复位，重新跟踪输入电压Vi，所以不需要复位。整个电路没有数字电路出现，实现简单。

下面结合附图和实施例对本发明作详细说明。

附图说明

图1是本发明前端读出电路中的自触发峰值保持电路的示意图。

图2是前端读出电路中的自触发峰值保持电路实施例的示意图。

图3是图2中电路的电压与时间的关系曲线。

图4是背景技术峰值保持电路的示意图。

具体实施方式

本发明前端读出电路中的自触发峰值保持电路包括电位保持电容Ch、缓冲器、延时电路、比较器和开关。缓冲器的正输入端接输入电压Vi，缓冲器的负输入端与输出端短接后同时接入比较器的正输入端和延时电路输入端，延时电路输出端接入比较器的负输入端，缓冲器的输出端和比较器的输出端分别与开关K的两个端相连，开关K的第三端与电位保持电容Ch的一端连接，电位保持电容Ch的另一端接地。输入电压Vi经过缓冲器后与经过延时电路延时后的信号进行比较，峰值出现时，比较器的输出发生翻转将开关K断开，将峰值保持在电位保持电容Ch上。

输入电压Vi经延时电路延时，然后将输入电压Vi与延时后的信号进行比较。由于峰值出现在信号发生变化时，故输入电压Vi与延时后的信号之间会出现交点。此时比较器的输出发生翻转从而将开关K断开，将峰值保持在电位保持电容Ch上。该电路可以在内部产生触发信号，在输入电压Vi上升时，输出电压Vo与输入电压Vi相等。当信号到达峰值时，开关K断开。因输出电压Vo对地无通路，可将峰值保持在电位保持电容Ch上，提高了输出电压的精度。且检测下一次峰值时，输出电压Vo能够被自动复位，重新跟踪输入电压Vi，所以不需要复位。整个电路没有数字电路出现，实现简单。

延时电路由电阻电容网络（电阻r和电容C）实现。电阻r的一端与比较器的正输入端、缓冲器的负输入端以及缓冲器的输出相连，电阻r的另一端与电容C的一端连接后与比较器的负输入端相连，电容C的另一端接地。

开关由传输门（CMOS开关晶体管M1和M2）和反相器INV实现。晶体管M1的漏极与晶体管M2的源极连接到缓冲器的输出端，晶体管M1的源极与晶体管M2的漏极连接到电位保持电容Ch的一端。晶体管M1的栅极与比较器的输出端相连，晶体管M2的栅极与反相器INV的输出相连。反相器INV的输入端与比较器的输出端相连。

为了将峰值保持电路和前面的整形电路隔离开，采用一个缓冲器提高信号的驱动能力。这样也可以避免延时电路对输出波形的影响。因为延时时间要求较短，同时也为了简化电路，延时电路采用电阻电容网络实现。与传统的峰值保持电路不同，本发明中的开关由传输门实现，最大限度的减小电荷注入对输出电压的影响。

比较器的输出与输入信号和缓冲器输出电压Vbuf同相，当电压Vbuf高于延时后电压Vdelay时，即输入信号上升时，比较器输出为高电平。该电压控制传输门使其导通，从而输出电压跟随输入电压变化，并给保持电容Ch充电。当输入信号到达峰值电压开始下降时，Vbuf低于Vdelay，比较器输出电压发生翻转使得传输门断开。因为整形波形在峰值处较为平坦，所以保持电容上的电压即为峰值电压。当输出门断开后，保持电容对地无泄放通路，可将峰值电压保持住并输出。

本发明提出的系统也可以检测输入信号波谷处电压，只需将比较器的正相输入电压改为延时后电压或者将传输门的控制信号进行反相。